個(gè)人簡(jiǎn)介

李振濤，男，1976年12月出生，湖南轂梁微電子有限公司首席科學(xué)家，長(zhǎng)沙理工大學(xué)物電學(xué)院客座教授，碩士生導(dǎo)師。長(zhǎng)期從事DSP研究和設(shè)計(jì)工作，作為主要設(shè)計(jì)人員參與完成了二十余款DSP芯片的設(shè)計(jì)，主持國(guó)家自然科學(xué)基金等國(guó)家級(jí)項(xiàng)目2項(xiàng)，參與國(guó)家重大科研項(xiàng)目十余項(xiàng)。獲國(guó)家科技進(jìn)步二等獎(jiǎng)1項(xiàng)，省部級(jí)科技進(jìn)步一等獎(jiǎng)3項(xiàng)，省部級(jí)科技進(jìn)步二等獎(jiǎng)1項(xiàng)，省部級(jí)科技進(jìn)步三等獎(jiǎng)1項(xiàng)，發(fā)表高水平論文30余篇，獲國(guó)家發(fā)明專利授權(quán)11項(xiàng)。先后主講《VLSI設(shè)計(jì)》、《VLSI設(shè)計(jì)綜合實(shí)踐》、《集成電路設(shè)計(jì)與EDA》三門(mén)研究生課程，指導(dǎo)碩士研究生80余人，發(fā)表教學(xué)論文3篇。

主要研究領(lǐng)域

1）微處理器設(shè)計(jì)：微處理器體系結(jié)構(gòu)，神經(jīng)網(wǎng)絡(luò)加速器設(shè)計(jì)，處理器芯片物理設(shè)計(jì)和可測(cè)性設(shè)計(jì)。

2）模擬電路設(shè)計(jì)：SAR、Delta-Sigma結(jié)構(gòu)ADC，PLL設(shè)計(jì)，LDO設(shè)計(jì)，高速接口電路設(shè)計(jì)。

3）單芯片毫米波雷達(dá)：毫米波雷達(dá)信號(hào)處理，基于毫米波雷達(dá)的物體識(shí)別算法，毫米波雷達(dá)數(shù)字信號(hào)處理芯片設(shè)計(jì)。

教學(xué)情況

1）主講研究生課程三門(mén)：《VLSI設(shè)計(jì)》、《VLSI設(shè)計(jì)綜合實(shí)踐》、《集成電路設(shè)計(jì)與EDA》；

2）指導(dǎo)碩士研究生80余人；

3）發(fā)表教學(xué)論文3篇。

科研項(xiàng)目

1）異構(gòu)雙核DSP器件，省部級(jí)，2022-2025

2）雷視融合SoC芯片，長(zhǎng)沙市科技局，2025-2027

3）毫米波雷達(dá)數(shù)字信號(hào)處理芯片，省部級(jí)，2022-2023

4）9AT汽車變速器用DSP主控芯片，省部級(jí)，2022-2023

5）基于國(guó)產(chǎn)工藝的高性能芯片發(fā)展，省部級(jí)，2020

6）5Gbps 高速串并接口 Serdes IP核，省部級(jí)，2015-2019

7）邁創(chuàng)-2000芯片設(shè)計(jì)，省部級(jí)，2012-2015

8）納米級(jí)動(dòng)態(tài)電路自動(dòng)驗(yàn)證方法研究，國(guó)家級(jí)，2010 - 2012

9）面向軟基站的自主知識(shí)產(chǎn)權(quán)DSP，國(guó)家級(jí)，2009-2011

10）納米級(jí)VLSI混合時(shí)序分析方法研究，國(guó)家級(jí)，2009

代表性論文

1）Lingbo Ai, Zhentao Li, Yang Yu, Menglin Zeng. Design of High-Performance Millimeter-Wave Radar Digital Processing Accelerator, 2024.05, International Conference on Microwave and Millimeter Wave Technology.

2）Taoyi Yang, Lingbo Ai, Zhentao Li, Yafang Li, Yixuan Liu. A QSPI Design and Implementation with Memory Mapping Support, 2024.11, IET Circuits, Devices & Systems.

3）唐俊龍, 關(guān)浩, 鄧歡, 李振濤, 鄒望輝. 寬范圍負(fù)載CL-LDO的設(shè)計(jì)，2024.8, 湖南大學(xué)學(xué)報(bào)(自然科學(xué)版)

4）Liu Biwei, Li Zhentao, ChiYaqing, Guo Yang. SET Hardening Technology in Digital-Controlled-Oscillators. RADECS,  2016.09, Bremen, Germany.

5）張秋萍, 李振濤. 40納米工藝可復(fù)位高性能SRAM的設(shè)計(jì). NCCET’2016, 西安.

6）李振濤, 陳書(shū)明等. 《VLSI設(shè)計(jì)》課程建設(shè)與教學(xué)改革. 計(jì)算機(jī)工程與科學(xué), 2014.01.

7）劉必慰, 李振濤等. 《VLSI設(shè)計(jì)綜合實(shí)踐》課程建設(shè)與思考.計(jì)算機(jī)工程與科學(xué), 2014.01.

8）李振濤, 劉 堯, 陳書(shū)明等.YHFT-DX處理器全定制EDA技術(shù)的開(kāi)發(fā)與應(yīng)用. 國(guó)防科技大學(xué)學(xué)報(bào)（EI檢索, 20131616213860）, 2013.02.

9）Wen Liang, Li Zhentao, et al. Single-ended, robust 8T SRAM cell for low-voltage operation. Microelectronics Journal（SCI檢索, 000322415300012）, 2013.08.

10）Wen Liang, Li Zhentao, et al. High-Performance Dynamic Circuit Techniques with Improved Noise Immunity for Address Decoders. IET Circuits, Devices & Systems (SCI檢索, 000314509000010）, 2012.11.

11）Wen Liang, Li Zhentao, et al. Differential-read 8T SRAM cell with tunable access and pull-down transistors. Electronics Letters（SCI檢索, 000309520400009）,2012.09.

12）劉客， 李振濤等. 一種電流模式敏感放大器及其在SRAM的應(yīng)用. 計(jì)算機(jī)研究與發(fā)展, 2009.12（增刊）.

13）Zhentao Li, Jihua Chen, Shuming Chen, and Yao Liu, The Minimum Delay Calculation Methods in Hybrid Timing Analysis， Proceedings of  the 8th IEEE International Conference on ASIC, Changsha,2009.10, 767-770（EI檢索,  20101112773018）

14）李振濤，陳書(shū)明，陳吉華，李勇，基于混合時(shí)序分析方法的動(dòng)態(tài)電路自動(dòng)時(shí)序驗(yàn)證，電子學(xué)報(bào)，36（8），2008

15）Zhentao Li, Shuming Chen, et al, The Algorithm and Circuit Design of a 400MHz 16-bit Hybrid Multiplier, 11th Asia-Pacific Conference，ACSAC 2006， pp401-408, 2006.9  (SCI~檢索號(hào)：BFE34)。

16）陳書(shū)明，李振濤，萬(wàn)江華等，“銀河飛騰”高性能數(shù)字信號(hào)處理器研究進(jìn)展，計(jì)算機(jī)研究與發(fā)展，43(6): 149-165，2006年。

17）李振濤，陳書(shū)明，全定制電路功能模型提取的若干新算法，計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào)，19(5):628-634，2007年。

18）Transistor-Level Timing Analysis Considering Multiple Inputs Simultaneous Switching，CAD/CG'07，2007.10 (EI檢索)

專利和獲獎(jiǎng)情況

1）李振濤等. 一種以FFT倒序存儲(chǔ)的數(shù)據(jù)存放裝置及方法. 中國(guó)國(guó)家專利，2024(專利號(hào)：ZL 202411927780.4)

2）于洋，李振濤等. 一種基于獨(dú)立成分分析的干擾抑制裝置及方法. 中國(guó)國(guó)家專利，2024(專利號(hào)：ZL 202410667034.X)

3）李振濤等. 一種低延遲寫(xiě)優(yōu)先級(jí)譯碼電路. 中國(guó)國(guó)家專利，2018(專利號(hào)：ZL 2018 1 0083424.7)

4）李振濤等. 具有異步復(fù)位功能的脈沖型D觸發(fā)器. 中國(guó)國(guó)家專利，2017(專利號(hào)：ZL201510573327.2)

5）李振濤等. 具有列選和寫(xiě)位線共享的可復(fù)位靜態(tài)隨機(jī)存儲(chǔ)單元. 中國(guó)國(guó)家專利，2015(專利號(hào)：ZL201510133547.3)

6）陳書(shū)明，李振濤等. 超長(zhǎng)指令字處理器指令發(fā)射方法.中國(guó)國(guó)家專利, 2014.10（專利號(hào)：ZL20121 0089913.6）

7）李勇，李振濤等. 非完全鎖步的VLIW處理器流水線控制方法. 中國(guó)國(guó)家專利, 2012.08(專利號(hào)：ZL 2009 1 0044747.6)

8）陳書(shū)明, 劉勝, 李勇, 李振濤等. 基于內(nèi)存監(jiān)視的處理器驗(yàn)證方法. 中國(guó)國(guó)家專利,  2010.12（專利號(hào)：ZL 2009 1 0043921.5）

9）李振濤等. 一種支持單指令多操作數(shù)的混合乘法器. 中國(guó)國(guó)家專利，2007.8 (專利號(hào)：ZL 2004100467180）

10）李振濤等. 寫(xiě)串行化和資源復(fù)制相結(jié)合的多端口寄存器文件的設(shè)計(jì)方法. 中國(guó)國(guó)家專利，2007.12(專利號(hào)：ZL 20041004508139）

11）馬鵬勇，李振濤，陳書(shū)明等. 非同步硬核的偽同步建模方法. 中國(guó)國(guó)家專利，2007.2, (專利號(hào)： ZL 2004100450461）

12）宇航用數(shù)字信號(hào)處理器，省部級(jí)科技進(jìn)步一等獎(jiǎng)，排名第11，2016

13）正向設(shè)計(jì)平臺(tái)與芯片. 國(guó)家科技進(jìn)步二等獎(jiǎng)，排名第10，2015

14）抗單粒子翻轉(zhuǎn)的可置位和復(fù)位D觸發(fā)器. 湖南省專利三等獎(jiǎng)，排名第6，2014.10

15）數(shù)字信號(hào)處理器XXXX. 省部級(jí)科技進(jìn)步二等獎(jiǎng), 排名第3，2014.12

16）正向兼容設(shè)計(jì)平臺(tái)與芯片. 省部級(jí)科技進(jìn)步一等獎(jiǎng)，排名第14，2012.11

17）VLIW浮點(diǎn)DSP，省部級(jí)科技進(jìn)步一等獎(jiǎng)，排名第5，2005.9

聯(lián)系方式

手機(jī)：13055184518

E-mail：lizhtao@yeah.net,  lizhtao@greatleo.com.cn